詞條
詞條說明
FPGA (Field-Program? ble Gate Array),中文全名當場可編程門陣列,究竟是什么?本體是一種數(shù)字集成電路,一個可以根據(jù)程序編寫來更改內(nèi)部構(gòu)造的集成ic。FPGA < PLD (可編程邏輯性元器件)< ASIC (**型電子器件)小于號表明非空子集關(guān)聯(lián)。較先大家得從ASIC的談起,就是指應特殊客戶規(guī)定而設計方案的電子器件,徹底的人性化,無論是用以智
UVC介紹?????UVC,全稱為:USB video(device) class,是微軟與另外幾家設備廠商聯(lián)合推出的為USB視頻捕獲設備定義的協(xié)議標準,目前已成為USB org標準之一。USB協(xié)議中,除了通用的軟硬件電氣接口規(guī)范等,還包含了各種各樣的Class協(xié)議,用來為不同的功能定義各自的標準接口和具體的總線上的數(shù)據(jù)交互格式和內(nèi)容。這些Clas
FPGA的優(yōu)點如下:?(1) FPGA由邏輯單元、RAM、乘法器等硬件資源組成,通過將這些硬件資源合理組織,可實現(xiàn)乘法器、寄存器、地址發(fā)生器等硬件電路。(2) FPGA可通過使用框圖或者Verilog HDL來設計,從簡單的門電路到FIR或者FFT電路。(3) FPGA可無限地重新編程,加載一個新的設計方案只需幾百毫秒,利用重配置可以減少硬件的開銷。(4) FPGA的工作頻率由FPGA芯
LDO 是一種線性穩(wěn)壓器,使用在其飽和區(qū)域內(nèi)運行的晶體管或場效應管(FET),從應用的輸入電壓中減去**額的電壓,產(chǎn)生經(jīng)過調(diào)節(jié)的輸出電壓。所謂壓降電壓,是指穩(wěn)壓器將輸出電壓維持在其額定值上下 100mV 之內(nèi)所需的輸入電壓與輸出電壓差額的較小值。正輸出電壓的LDO(低壓降)穩(wěn)壓器通常使用功率晶體管(也稱為傳遞設備)作為 PNP。這種晶體管允許飽和,所以穩(wěn)壓器可以有一個非常低的壓降電壓,通常為 200
公司名: 深圳市科電電子有限公司
聯(lián)系人: 聶紹明
電 話: 13243662666
手 機: 13823729687
微 信: 13823729687
地 址: 廣東深圳寶安區(qū)31區(qū)水口花園6片37號205
郵 編:
網(wǎng) 址: chuangke18.b2b168.com
公司名: 深圳市科電電子有限公司
聯(lián)系人: 聶紹明
手 機: 13823729687
電 話: 13243662666
地 址: 廣東深圳寶安區(qū)31區(qū)水口花園6片37號205
郵 編:
網(wǎng) 址: chuangke18.b2b168.com